il progetto dei regolatori ing. giuseppe fedele dip. elettronica, informatica e sistemistica...
TRANSCRIPT
![Page 1: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/1.jpg)
Il progetto dei regolatori
Ing. Giuseppe FedeleDip. Elettronica, Informatica e SistemisticaUniversità degli Studi della Calabria
Email: [email protected]
![Page 2: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/2.jpg)
C(s) G(s)
H(s)
+
-
R(s) Y(s)E(s) U(s)
Un sistema di controllo ad anello chiuso deve soddisfare delle specifiche assegnate nel dominio del tempo e della frequenza:
precisione
stabilità
velocità di risposta
![Page 3: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/3.jpg)
precisione
• errori a regime in risposta ai segnali tipici• sensibilità ai disturbi additivi e parametrici
stabilità
• massima sovraelongazione nella risposta al gradino• picco di risonanza• margini di ampiezza e di fase• coefficiente di smorzamento dei poli dominanti
Intesa in senso lato di “comportamento dinamico soddisfacente” in quanto la stabilità in senso strettoè sempre sottintesa
velocità di risposta
• tempo di ritardo• tempo di salita• tempo di assestamento• banda passante
![Page 4: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/4.jpg)
Alcune specifiche sono relativealla risposta a segnali tipici, altri
alla risposta armonica; molti dell’unoe dell’altro sono, grosso modo,
equivalenti.
L’unico modo per porre in relazione, sia pure in modo approssimato, i parametri che riguardano la risposta armonica e quelli che riguardano la risposta a un segnale tipico è ipotizzare che il sistema in retroazionesi comporti approssimativamente come un sistema delsecondo ordine o comunque abbia un numero limitatodi poli dominanti.
![Page 5: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/5.jpg)
K G(s)
H(s)
+
-
R(s) Y(s)E(s) U(s)
Errore a regime E’ un indice di quanto la risposta a regime si discosta dal valore desiderato.
)()()()( sYsHsRsE )()()( sEsKGsY )()()()()( sEsHsKGsRsE
)()()(1)( sRsHsKGsE
)()(1
)()(
sHsKG
sRsE
)(lim
0ssEE
s
Ma:
![Page 6: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/6.jpg)
G(s)
H(s)
+
-
R(s) Y(s)E(s)
Errore a regime
Da un punto di vista teorico l’obiettivo nonpuò essere mai raggiunto.
Infatti se per assurdo
E(s)=0,
allora
Y(s)=G(s)E(s)=0 e
H(s)Y(s)=0.
Per cui
E(s)=R(s)-H(s)Y(s)=R(s)
contro l’ipotesi che E(s)=0.
![Page 7: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/7.jpg)
Più il diagramma di Nyquist di un sistema stabile ad anello aperto si mantiene distante dal punto critico (-1,0), tanto più grande risulterà il margine di sicurezza per la stabilità del sistema ad anello chiuso.
Si introducono pertanto due parametri detti margine di guadagno e margine di fase, atti a misurare la stabilità relativa di un sistema di controllo retroazionato.
Margini di stabilità
![Page 8: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/8.jpg)
G(s)
H(s)
+
-
R(s) Y(s)E(s)
Margine di fase
Rappresenta il massimo aumento di sfasamento in ritardoche può tollerare la funzione d’anello L(s)=G(s)H(s) prima che si raggiunga la condizione di instabilità.
1)( : cc iL )(arg cm iL
L’angolo che manca alla fase della funzioned’anello per raggiungere π in corrispondenzadella pulsazione di cross-over, cioè dellapulsazione in cui il modulo di L(iω) è unitario.
0m Il diagramma polare di L(iω) passa per il punto critico
0m Il diagramma polare di L(iω) contiene il punto critico
![Page 9: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/9.jpg)
G(s)
H(s)
+
-
R(s) Y(s)E(s)
Margine di guadagno
Rappresenta il massimo aumento di guadagno che può tollerare la funzione d’anello L(s)=G(s)H(s) prima che si raggiunga la condizione di instabilità.
)L(iωc arg :)(
1
iLgm
1)( iL Il sistema è stabile
Rappresenta di quanto l’ordinata sul diagramma di Bode del modulo di L(iω)sta al di sotto dell’asse ω in corrispondenzadella pulsazione .
![Page 10: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/10.jpg)
Criterio di stabilità di Bode CNES affinché un sistema retroazionato sia asintoticamente stabile è che il modulo della fdt ad anello aperto L(s), valutato alla pulsazione sia minore dell’unità, ovvero, ragionando in db, minore di 0.
2
3
m
mg
![Page 11: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/11.jpg)
CNES affinché un sistema retroazionato sia asintoticamente stabile è che la fase della fdt ad anello aperto L(s), valutata alla pulsazione di cross over , per cui il modulo di L(s) risulta unitario, cioè nullo in db, e misurata in senso antiorario, sia in valore assoluto minore di π.
c
c
c
m
Criterio di stabilità di Bode
![Page 12: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/12.jpg)
Coefficienti di sensibilità Variazioni parametriche su G
![Page 13: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/13.jpg)
Coefficienti di sensibilità Variazioni parametriche su H
![Page 14: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/14.jpg)
Funzione di sensibilità
![Page 15: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/15.jpg)
Banda passante
Dai diagrammi di Bode dei moduli, abbiamo visto tipologie di sistemi come:
0 1 2 1 2
1 2 3
1 Sistama PASSA-BASSO Attenua tutte le sinusoidi con ; lascia invariate quelle con . 0 0
2 Sistama PASSA-BANDA Attenua tutte le sinusoidi con e . 1 2
3 Sistama ARRESTA-BANDA Attenua tutte le sinusoidi con . 21,
![Page 16: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/16.jpg)
Banda passante
Si definisce LARGHEZZA DI BANDA
l’intervallo di frequenze in cui il modulo della funzione di trasferimento ad anello chiuso non è mai inferiore a 3db del valore che esso assume quando ω=0 rad/sec.
![Page 17: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/17.jpg)
Osservazione: La retroazione aumenta la larghezza di banda (ma diminuisce il guadagno a centro banda).
sK
sG
1
)(
1t
11
11
11
1)(1
)()(
Ks
KK
Ks
K
sKsK
sG
sGsW
1K
t
![Page 18: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/18.jpg)
![Page 19: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/19.jpg)
Banda passante e coefficiente di smorzamento
nn
i
iG
21
1)(
2
2
dbK 3log20 10 2
1K
2
1
21
1)(
22
2
2
nn
iG
2421 2
2
2
2
4
4
nnn
0124 2
22
4
4
nn
24421 242
2
2
n
L’unica soluzione accettabile è quella positiva.
![Page 20: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/20.jpg)
Banda passante e coefficiente di smorzamento
24421 242 nt
La banda passante è dunque proporzionale alla pulsazione naturale ed è funzione del coefficiente di smorzamento.
Diminuisce all’aumentare del coefficiente di smorzamento.
2
1 1
n
t
![Page 21: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/21.jpg)
Banda passante e tempo di salita
Abbiamo già visto che il tempo di salita aumenta all’aumentare del coefficiente di smorzamento:
2
2
1
1arctan
n
rT
nrT
2lim
0
0.2 0.4 0.6 0.8 1
10
20
30
40
50
1n
Esiste quindi un certo legame tra la banda passante e la prontezza del sistema (intesa come tempo di salita).
Più la banda passante del sistema è grande, più il sistema è pronto (cioè i tempi di salita sono piccoli).
Esiste una relazione empirica tra tempo di salita e banda passante:
rt T
45.0
![Page 22: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/22.jpg)
Correlazione tra coefficiente di smorzamento emargini di stabilità
G(s)+
-
R(s) Y(s)E(s)
nn
sssG
2)(
2
22
2
2)(
)(
nn
n
sssR
sY
Abbiamo visto che:
2
1,0 221 nr
212
1
rM
Pulsazione di risonanza
Picco di risonanza
Un picco di risonanza elevato, indica la presenza di una coppia di poli dominanti, a ciclo chiuso, con un basso coefficiente di smorzamento, che potrebbero generare una risposta transitoria non desiderata.
![Page 23: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/23.jpg)
Correlazione tra coefficiente di smorzamento emargini di stabilità
c
1)( : cc iG
)G(iωc arg :
)(
1
iGgm
mgiG
1)(
mgiG
1)(
)(arg cm iG
)(arg)()( ciGicc eiGiG mi
c eiG )(
![Page 24: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/24.jpg)
Correlazione tra coefficiente di smorzamento emargini di stabilità
iG
iGiW
1 10 iW Altrimenti non inseguirei
il segnale di ingresso.
1
1
11
1
1
m
m
m
g
g
g
iG
iGiW
iW
mg 1lim Un buon margine di ampiezza assicura un buon
coefficiente di smorzamento.
![Page 25: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/25.jpg)
Correlazione tra coefficiente di smorzamento emargini di stabilità
m
mmm
mm
mmc
cc
i
iiG
iGiW
cos12
1
sincoscos21
1
sincos1
1
sincos1
1
1
22
mmmm cossinsincoscoscos
mmmm sinsincoscossinsin
ciW
m
0lim Un buon margine di fase assicura un buon
coefficiente di smorzamento.
![Page 26: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/26.jpg)
Correlazione tra coefficiente di smorzamento emargini di stabilità
Margini di stabilitàpiccoli
1
1
ciW
iW
W(iω)ha un massimo2
1
![Page 27: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/27.jpg)
Correlazione tra risposta transitoria al gradino e risposta in frequenza per un sistema delsecondo ordine
G(s)+
-
R(s) Y(s)E(s)
nn
sssG
2)(
2
La funzione di trasferimento G(s) assume modulounitario in corrispondenza della pulsazione
24 241 n
In corrispondenza di tale pulsazione, la fase vale
2
241arctan
2arg
24 iG
Quindi il margine di fase del sistema è
24
24
241
2arctan
2
241arctan
2
arg
iGm
![Page 28: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/28.jpg)
Correlazione tra risposta transitoria al gradino e risposta in frequenza per un sistema delsecondo ordine
24 241
2arctan
m
6.00 100m
![Page 29: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/29.jpg)
)1)(10(
1)(
sssG
1
)1()(
s
ssC
ˆ22)1)(10(
)1(limˆ
1
ˆ
1
ˆ
10
ˆ
)1)(1)(10(
)1()()(
1
ss
sC
s
C
s
B
s
A
sss
ssGsC
s
ttt eeBeAty ˆˆ)( 10
Cancellazione SI/NO?
Non si può mai cancellareun polo instabile!!!
![Page 30: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/30.jpg)
Reti correttrici
Quando il progettista deve soddisfare le specifiche assegnate, deve modificare la configurazione del sistema introducendo, in punti opportuni della catena, reti elettriche di tipo passivo o attivo al fine di migliorare le prestazioni statiche e dinamiche del sistema.
![Page 31: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/31.jpg)
Rete ritardatrice
![Page 32: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/32.jpg)
Rete ritardatrice
sCsI
sV
CvssCVsIdt
tdvCti
C
C
CC
CC
1
)(
)(
)0()()(
)()(
:reCondensato
)(1
1
)(
0)()(1
)(
1)(
)(
0)(1
)()(
2
21
2
1
2
21
sV
sCR
sCRR
sV
sVsV
sCR
RsV
sCR
sVsI
sIsC
RsIRsV
ui
uui
u
i
![Page 33: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/33.jpg)
Rete ritardatrice
CRRs
CsR
sV
sVsG
i
u
21
2
1
1
)(
)()(
Posto:
CRR
RR
R
21
21
2 1
s
ssG
1
1)(
11
Viene prima il polo e poi lo zero.
p
o
p
o
![Page 34: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/34.jpg)
Rete ritardatrice
i
iiG
1
1)(
22
222
1
1)(
iG
)(lim ,1)(lim
0iGiG
Effetto utile: Attenuazione alle alte frequenze consfasamento, praticamente trascurabile
![Page 35: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/35.jpg)
Rete ritardatrice
Per simmetria è centrale rispetto a e , ma poiché la scalaè logaritmica:
m 1
1
1
log1
log1
log2
1
2
1log
1log
log2
1
22
m
1m )( miG
![Page 36: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/36.jpg)
Rete ritardatrice
![Page 37: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/37.jpg)
Rete ritardatrice
2
1
2
1
2
1
12
1 raggio e
12
1 centro di nzacirconfere una è
1
1)(
diNyquist di diagramma Il
r
c
i
iiG
i
iiG
1
1)(
10 poichè ,2
11
2
1
12
1
r
c
Il massimo ritardo di fase che si può ottenere dalla rete è l’angolo che la tangente al cerchio forma con l’asse reale:
1
r
m
c
cr
sin
1
1arcsin
![Page 38: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/38.jpg)
Rete ritardatrice
Lo stesso risultato si ottiene anche per via analitica:
1
01
011
01
011
011
arg
arctanarctanarg
22
22
22222
22222
22222
m
d
iGd
iG
![Page 39: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/39.jpg)
Rete ritardatrice
Il progetto della rete ritardatrice può praticamente essere eseguito imponendo l’attraversamento ad una pulsazione desiderata senza alterare di troppo la fase.
Tuning pratico della rete
1) Dai diagrammi di Bode della fdt di anello L(iω) si calcola la pulsazione ω* a cui corrisponde un margine di fase pari al margine di fase desiderato (φm*), aumentato di un margine di sicurezza (5-10°) per compensare le approssimazioni
2) La rete deve far sì che a questa pulsazione il guadagno d’anello diventi unitario e quindi si impone che il fattore di attenuazione introdotto sia
3) Affinché lo sfasamento della rete non influenzi in modo apprezzabile la pulsazione di attraversamento, si pone
4) Si ricava
105arg : ***miL
db
p
o
p
o
iLiL **
120log oppure
1
*1.01
o
o
p
![Page 40: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/40.jpg)
Rete ritardatrice
Se mettessi lo zero della rete proprio nel punto in cui voglio avere la nuova intersezione, lo sfasamento introdotto dalla rete peggiorerebbe il margine di fase. Posso però spostare lo zero una decade prima del punto che ho scelto in modo che lo sfasamento intervenga prima.
Osservazioni:
p1
o1
![Page 41: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/41.jpg)
L’inconveniente della rete è la riduzione del guadagno alle alte frequenze, cioè della larghezza di banda che si traduce in una risposta transitoria meno pronta.
Rete ritardatrice
Osservazioni:
![Page 42: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/42.jpg)
L’obiettivo è identificare delle formule per il progetto dei gradi di libertà al fine di assegnare una certa pulsazione di attraversamento e un certo margine di fase desiderati.
Dati valori desiderati
identificare delle formule per trovare i parametri (α,τ) della rete che allapulsazione ω= ωc* attenui di M* e sfasi di φ*.
02
10
con
,,
*
*
***
M
M c
Rete ritardatrice Formule di inversione
![Page 43: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/43.jpg)
Rete ritardatrice Formule di inversione
**
**
**
**
**
**1
**
**
*
*
**
**
*
*
**
**
*****
*****
**
sin
cos
sin
1cos
sin
1cos
1cos
0sin
sin
1cos
1cos
0sin
11sincos
sincos1
1)(
*
cc
c
c
c
c
cc
i
c
cc
MM
M
M
M
M
M
M
M
M
iiiM
iMeMi
iiC
![Page 44: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/44.jpg)
Rete ritardatrice Formule di inversione
sin
1cos
**
**
c
M
**
**
1cos
cos
M
M
**
**
sin
cos
c
M
Mentre è facile verificare che il range dei parametri garantisce α<1 e τ>0, peravere α>0, occorre che M* <cos φ*, infatti:
1 eimpossibil
cos1
01
cos
0cos
***
**
**
*M
MM
M
M
***
**
**
1cos
01
cos
0cos
MM
M
M
![Page 45: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/45.jpg)
Rete ritardatrice Formule di inversione
![Page 46: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/46.jpg)
Rete ritardatrice Formule di inversione
Dati del problema• funzione d’anello L(s)• pulsazione di attraversamento desiderata ωc* e margine di fase desiderato φm*
Algoritmo per il progetto della rete ritardatrice
Step1:Calcolare
Step2:Calcolare
verificando
Step3:Calcolare (α,τ) mediante le formule di inversione.
*
*
arg
c
c
iL
iL
***
20
*
arg
10
*
cm
iL
iL
Mdb
c
**
***
**
cos
arg02
0 1
M
iL
iLM
mc
dbc
![Page 47: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/47.jpg)
Esempio(Rete ritardatrice) G(s)
+
-
R(s) Y(s)E(s)
2)11.0(
10)(
s
KsG
Determinare il valore di K ed i parametri di una rete ritardatrice da inserire in modo da soddisfare le seguenti specifiche:
- Errore a regime al gradino unitario minore del 1%
- Margine di fase di circa 45°
![Page 48: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/48.jpg)
Esempio(Rete ritardatrice)
109.9
100101
01.0101
1
)11.0(10
1
1lim
)11.0(10
1
1)(lim)(lim
)11.0(10
1
)()(
)()11.0(
10)()(
2
0
2
0
2
2
K
K
KsK
sK
ssRtee
sK
sRsE
sEs
KsRsE
s
st
G(s)+
-
R(s) Y(s)E(s)
2)11.0(
10)(
s
KsG
![Page 49: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/49.jpg)
Esempio(Rete ritardatrice)
Verifichiamo la stabilità al variare di K
10
1
0101
1012.001.0
10
)11.0(10
1
)11.0(10
)(2
2
2
K
K
Kss
K
sK
sK
sW
![Page 50: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/50.jpg)
Esempio(Rete ritardatrice)
-168 -2.9413)(arg
4987.99 1)( :
1.0arctan2)(arg 04.001.01
100)(
2.001.01
100)(
12.001.0
100)(
222
2
2
c
ccc
iL
iL
iLiL
iiL
sssL
5.11m
![Page 51: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/51.jpg)
Esempio(Rete ritardatrice)
Calcoliamo la pulsazione ωc* in cui la fase vale -135°
rad/sec 14.248
3tan10
8
3tan
10
4
3
10arctan2
**
*
cc
c
In corrispondenza di ωc* il modulo della funzione di anello vale
65.14)( * ciL
Si impone quindi che il fattore di attenuazione della rete sia
068.0)(
1*
* ciL
M
![Page 52: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/52.jpg)
Esempio(Rete ritardatrice)
068.0
1*
iLp
o
4142.01.0
1*
c
o
Si ricava 09.60 p
109.6
14142.0)(
s
ssC
![Page 53: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/53.jpg)
Esempio(Rete ritardatrice)
Sistema non compensato
![Page 54: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/54.jpg)
Esempio(Rete ritardatrice)
Sistema compensato
![Page 55: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/55.jpg)
Esempio(Rete ritardatrice)
![Page 56: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/56.jpg)
Rete ritardatrice(mfile 1)
![Page 57: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/57.jpg)
Rete ritardatrice(mfile 1)
![Page 58: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/58.jpg)
Rete ritardatrice(mfile 1)
![Page 59: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/59.jpg)
Rete ritardatrice(mfile 1)
![Page 60: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/60.jpg)
Rete ritardatrice(mfile 1)
![Page 61: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/61.jpg)
Rete ritardatrice(mfile 1)
![Page 62: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/62.jpg)
Rete ritardatrice(mfile 2)
![Page 63: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/63.jpg)
Rete ritardatrice(mfile 2)
![Page 64: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/64.jpg)
Rete anticipatrice
![Page 65: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/65.jpg)
Rete anticipatrice
CRRRR
s
CsR
RR
R
CRsRRR
CsRR
CsRR
R
R
sCR
R
R
sV
sVsG
i
u
21
21
1
21
2
2121
12
1
12
2
1
2
2
1
1
1
111)(
)()(
Posto:
CR
RR
R
1
21
2 1
s
ssG
1
1)(
11
Viene prima lo zero e poi il polo.
p
o
1
p
o
![Page 66: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/66.jpg)
i
iiG
1
1)(
222
22
1
1)(
iG
1)(lim ,1)(lim
0
iGiG
Effetto utile:Sfasamento positivo; purtroppo ilpicco di fase è associato ad una
amplificazione
Rete anticipatrice
Si è introdotta unacorrezione di guadagnopari a 1/α.
![Page 67: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/67.jpg)
Per simmetria è centrale rispetto a e , ma poiché la scalaè logaritmica:
m 1
1
1
log1
log1
log2
1
2
1log
1log
log2
1
22
m
1m
1)( miG
Rete anticipatrice
![Page 68: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/68.jpg)
Rete anticipatrice
![Page 69: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/69.jpg)
Rete anticipatrice
La rete anticipatrice ha l’effetto di aumentare il guadagno alle alte frequenze e quindi la larghezza di banda del sistema in retroazione. Produce, cioè, uno sfasamento in anticipo che fa sì che il diagramma di Nyquist della funzione d’anello si allontani dal punto critico. Maggiore guadagno complessivo che tende a destabilizzare il sistema anche se consente di ottenere risposte più pronte.
![Page 70: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/70.jpg)
2
1
2
1
2
1
12
1 raggio e
12
1 centro di nzacirconfere una è
1
1)(
diNyquist di diagramma Il
r
c
i
iiG
i
iiG
1
1)(
10 poichè ,2
11
2
1
12
1
r
c
Il massimo anticipo di fase che si può ottenere dalla rete è l’angolo che la tangente al cerchio forma con l’asse reale:
cr
sin
1
1arcsin
Rete anticipatrice
1rm
c
![Page 71: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/71.jpg)
Vediamo come si effettua la compensazione mediante rete anticipatrice.
Tuning pratico della rete
Rete anticipatrice
G(s)+
-
R(s) Y(s)E(s)
2)11.0(
10)(
s
KsG
Consideriamo il sistema già visto in precedenza, dove si è posto K=10 per soddisfare la specifica relativa al grado di precisione.
![Page 72: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/72.jpg)
Tuning pratico della rete
Rete anticipatriceSi aumenta la pendenza di L(iω) da -40dB/dec a -20dB/dec in prossimità di una pulsazione ω1 situata sufficientemente a sinistra di ωc, in modo da poter prevedere che alla nuova pulsazione di cross-over ωc’, a cui il diagramma del modulo così modificato taglierà l’asse 0dB, la fase si aumentata della quantità sufficiente a garantire il margine di fase richiesto.
1 2
c'
c
![Page 73: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/73.jpg)
Tuning pratico della rete
Rete anticipatrice
1) Dai diagrammi di Bode della fdt di anello L(iω) si calcola la pulsazione ωc di cross-over ed il margine di fase corrispondente Mφ.
2) Si calcola l’anticipo di fase φm necessario per avere un margine di fase pari a quello desiderato più una quantità di sicurezza:
105 MM Fm
φm viene sommata alla fase di L(s) in corrispondenza della nuova pulsazione di cross-over ωc’ del sistema compensato e tale fase risulta inferiore a quella valutata in ωc, essendo ωc’ > ωc.
Specifica
![Page 74: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/74.jpg)
Tuning pratico della rete
Rete anticipatrice
3) Si calcola il valore del parametro α della rete:
1
1arcsinm
mm
mm
m
sin1sin1
1sinsin1
1sin
m
m
sin1
sin1
![Page 75: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/75.jpg)
Tuning pratico della rete
Rete anticipatrice
4) Dal diagramma si determina la nuova pulsazione di cross-over
5) Si ricavano le costanti di tempo della rete
p
o
o
p
: ''cc iL
0
' 1 mc
'
1
c
o
o
p
'c
op
![Page 76: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/76.jpg)
Tuning pratico della rete
Rete anticipatrice
Per la fdt L(s) scelta come esempio, essendo il margine di fase circa 11° e volendo aumentarlo a 45°, si deve scegliere per α un valore da garantire un anticipo di fase di 45°-11°=34°.
22.0sin1
sin1 40
m
mm
Si calcola quindi la pulsazione ωc’ imponendo che il modulo di L(iω) in ωc’ valga
rad/sec 1461.0
212
2131.01
22.01.01
100
'
2
2
c
![Page 77: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/77.jpg)
Tuning pratico della rete
Rete anticipatrice
Si ricavano quindi le costanti di tempo della rete
p
o
o
p
0
' 1 mc 0146.0
1'
c
o
o
p
0032.0' c
op
![Page 78: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/78.jpg)
Rete anticipatrice(mfile 1)
![Page 79: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/79.jpg)
Rete anticipatrice(mfile 1)
![Page 80: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/80.jpg)
Rete anticipatrice(mfile 1)
![Page 81: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/81.jpg)
Rete anticipatrice(mfile 1)
![Page 82: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/82.jpg)
Rete anticipatrice(mfile 1)
![Page 83: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/83.jpg)
Rete anticipatrice(mfile 1)
![Page 84: Il progetto dei regolatori Ing. Giuseppe Fedele Dip. Elettronica, Informatica e Sistemistica Università degli Studi della Calabria Email: fedele@si.deis.unical.itfedele@si.deis.unical.it](https://reader035.vdocumenti.com/reader035/viewer/2022062319/5542eb4a497959361e8b53df/html5/thumbnails/84.jpg)
Rete anticipatrice(mfile 1)